抖动是指定时事件相对于其理想位置的偏差，在时钟和数据分布系统中，可以选择高性能的LVPECL、CML或LVDS差分系列设备来最大程度地减小抖动，这些设备可以保证将特定应用中的抖动控制在要求范围内。
表征抖动的方法有多种，包括周期对周期抖动、随机抖动、确定性抖动、完整抖动和串扰抖动。过去，ECL设备数据表中一般只规定了周期对周期抖动。而现在，该数据表中包括了上述提及的所有抖动。
每个抖动的重要性依不同的应用而定。例如，周期对周期抖动和完整抖动对时钟应用很有意义，但
图：1． 集成多路复用器和扇出缓冲器。
是在数据应用中则用处不大。周期对周期抖动表示相邻周期之间的时间变化，对于同步系统的定时来说至关重要。然而，设计人员仍不了解在长期的时钟循环期间抖动产生的影响。因此，高带宽组件数据表中目前也包括了完整抖动。完整抖动规范保证，在1012个输出边沿中不会有一个输出边沿偏离而超出规定的峰峰抖动值。
对于数据应用，规定了随机抖动和确定性抖动。随机抖动呈高斯分布，没有界限（rms）。引起随机抖动的常见来源包括散粒噪音、闪烁噪音（1/f）和热噪音。Micrel采用K28.7标界检测符模式来测量随机抖动。
确定性抖动呈非高斯分布并具有界限（峰峰值）。确定性抖动采用K28.5和223-1 PRBS模式在特定的数据率上测量。引起确定性抖动的常见来源包括EMI和反射。
只由串扰引起的抖动称为串扰抖动，这是本文重点介绍的内容。
串扰抖动的基本信息
在需要多路复用器或交叉点交换机的应用中，串扰抖动是一项重要的参数，它可以指示串扰在设备的输出端造成抖动的程度。例如，许多应用需要使用独立的多路复用器或集成多路复用器外加扇出缓冲器（图1）来隔离两个相似的时钟源。其他应用具有相似的数据输入（例如四个OC-48数据流），并且需要使用交叉点交换机（图2）将特定的输入路由到特定的输出。在此类应用中，串扰抖动参数可以让设计人员了解有多少抖动会从未选定的输入耦合到选定的输入。
为了进行说明，在图3中，IN0输入是期望得到的输出。然而，由于串扰，输出不仅包含IN0，还包
图：2． 交叉点交换机。
含IN1。选定的信号被削弱，抖动程度加重。在芯片中的多路复用器的前端（图4），噪音从未选定的输入电容性地耦合到了选定的输入。
一直以来，对串扰抖动都没有准确的定义。尽管数据表中未表征串扰抖动，但许多较旧的多路复用器和交叉点交换机都存在~4.6psecrms的串扰抖动。在链路中其他设备仅产生不到1psecrms抖动的高
图：3． 串扰抖动。
性能系统中，4.6psecrms的抖动是非常严重的。更严重的是，由于一直以来数据表中未定义串扰抖动，所以设计人员在组装并测试电路板之前无法注意到由于多路复用器或者交叉点交换机而导致他们的设计已经超出抖动预算。
处理串扰抖动
值得庆幸的是，目前市场中存在即可以定义串扰抖动，又可以提供超出其他标准产品性能的卓越多路复用器和交叉点交换机。为了实现这样的性能，制造商必须能够识别此问题，并且必须创建量化串扰影响的技术规范。例如，某个公司将串扰抖动定义为：在设备输出端应用两个相互异步的相似差分时钟频率时，在设备的输出端所测得的抖动增加量。采用这一定义，目前的多路复用器和交叉点交换机设备便可以保证最大串扰抖动不超过0.7psecrms。因此，设计人员可以信心十足地进行设计，其电路板将不会超出总的抖动预算。
为了显著地降低串扰抖动，需要采用一种新方法将通道相互隔离。这可以通过在设备中的多路复用
图：4． 噪音从未选定的输入电容性地耦合到选定的输入。
图：5未选定的输入在 MUX 前已由门控关闭。
器前端添加门控来实现。为了进行说明，在图5中，SEL为低电平，因此输入0信号被选定。输入0通过逻辑门0输入到多路复用器的IN0。然而，门控1是开放的，其在多路复用器前将关闭输入1。因此，输入1信号在芯片中的下列点处不存在：该点处无用信号非常容易电容性地耦合到期望信号路径中。这种获得专利的串扰多路复用器隔离方法可以保证设计人员实现小于0.7psec的串扰抖动。
高带宽数据表中如今包含越来越多的抖动信息，因此现在设计人员可以很好地了解在目标应用中特定通道对于其抖动预算的影响。采用当今串扰抖动极低的多路复用器和交叉点交换机，可以实现更低的总体抖动预算。
